パートナー企業の DAC2024 出展情報について

Baum Design Systems Co., Inc.　Booth:#1311

　Baumの革新的なテクノロジーにより、設計サイクルの初期段階で低電力RTL開発が可能になります。
　モバイル、AI/機械学習、自動車、IoT、ネットワーキング、サーバー市場において、半導体設計のエネルギー効率を最適化するためのソフトウェアとソリューションを提供しています。Baumの画期的な技術である正確なパワー解析技術とパワーモデルによって、他の製品に比較して100倍高速な検証が可能です。

■ PowerBaum
　 高速かつ正確でポータブルなパワーモデルを自動作成

■ PowerWurzel
　 RTL FSDB、GL FSDB、SAIFを使用した正確なゲートレベルパワー解析

■ PowerSpion
　 RTLデザインからクロックゲーティング構造を自動抽出し、クロックゲーティングの有効性をレポート

低電力設計の課題に対するソリューション

１．何億クロックサイクルものワークロードデータの電力プロファイルを分析する必要がある
　PowerBaum は、現実的な作業量で電力をモデル化および分析する最速の方法を提供します。
正確で高性能な電力モデルにより、さまざまなシミュレーション環境で大規模なデータを高い精度で解析できます。Baumの電力モデルはRTLシミュレーションまたはエミュレーションに統合され、競合と比較して桁違いのパフォーマンス向上を実現します。

２．RTL開発サイクルで、電力効率メトリックの進行状況 (電力値自体ではなく) を監視する必要がある
　PowerSpion を使用すると、電力効率メトリックをすばやく監視できます。RTL設計とRTL FSDBを使用して、計算コストのかかる電力分析を実行せずに電力効率メトリックを計算します。また、RTL内の冗長または誤用されたICG((Integrated Clock-Gating)をチェックするリンティング機能も提供します。 PowerSpion は高速で軽量なため、お客様はRTL CI(Continuous Integration) / CD(Continuous Delivery)パイプラインにシームレスに統合でき、電力効率メトリックの日々の進捗状況の監視が容易になります。

３．ゲートレベル シミュレーションを実行するための労力と時間を節約するために、RTL FSDBをゲートレベルFSDBに変換する必要がある？
　PowerWurzel は、RTL FSDB ベースのゲートレベル電力解析で時間を節約します。RTLとゲートレベルFSDBの両方を理解するBaumのゲートレベルシミュレーションエンジンです。PowerBaumと組み合わせると、非常に高速で正確な電力モデルを生成出来ます。

Easy-Logic Technology Ltd.　Booth:# 2430

Easy-Logic ECOソリューションの「フロー、必要なデータ、デモ」および「最新情報」についてご紹介します。

1. フロー、必要データ、デモのご紹介
　1) EasylogicECO: デジタル IC 設計フローのどの段階でも使用できる、強力で革新的な機能 ECO ツールです。
　2) Metal ECO: Easy-Logic は、対象顧客がコスト削減、実行時間の短縮、市場投入までの時間の短縮という目的を達成するために ECO 効率を高めるお手伝いをした経験を共有します。
　3) ScanChainECO: スキャン チェーンで追加または削除するレジスタをより迅速かつ効率的に処理する方法です。
　4) LowPowerECO: UPF 戦略に基づいて、アイソレーション セルまたはレベル シフター セルをより迅速かつ効率的に処理する方法です。

2. 最新情報のご紹介
　市場投入までの時間の目標達成を支援するという弊社の取り組みを強化するために取り組んでいる「プラグ アンド プレイ フロー: 革新的なGTECH(Generic Technology)フローを導入したECO設計フロー」についてご紹介します。

Lorentz Solution, Inc.　Booth:# 1516

　Lorentz Solution, Inc. は、電磁気設計プラットフォーム”Peakview™を発表します。最先端のソフトウェアスイートは、その中核となる3DフルウェーブEMソルバーとともに、プロトタイピングからサインオフまで、高周波半導体設計のプロセスに革命をもたらしました。

　PeakView EM設計プラットフォームは、今日の高周波半導体設計の課題と複雑さを大幅に簡素化する包括的なトータルソリューションを提供します。PeakView™はプロセスに依存せず、あらゆるプロセス テクノロジーにおける合成とカスタマイズのためのパッシブデバイスのフルセットを提供します。同社の強力なLEM™ (レイアウトEM) は、IC設計環境内で3DフルウェーブEMシミュレーションとモデリングを実行します。 当社独自のEM Prototyping™とHFD™ (高周波デザイナー) は、mmWave-THz 周波数に対応するEM設計、カップリング、インターコネクト解析を可能にします。また、対応するPBM™ (物理ベースモデル) または過渡回路シミュレーションをサポートするコンパクトなRLCKモデルを使用して、Sパラメータモデルの受動性も保証します。PeakView™ から生成された高品質のEMデータは、シリコン測定と密接な相関関係があることが実証されています。

Primarius Technologies Co., Ltd. 　Booth:# 1415

統合DTCO/カスタムデザインソリューションを、デバイスモデリング、PDK、スタンダードセルライブラリツールとともにご紹介します。

■ SDEP
　業界トップクラスのIDMならびにファウンドリ企業にご採用いただいているモデリング環境です。拡張性に優れたAPIと自動モデリング機能によって、モデル開発のTATを劇的に短縮・改善することが可能です。

■ PCell Lab/PQLab
　PCell/PDKを生成・検証するソリューションです。PCellLabはユーザフレンドリな環境でPCellライブラリを自動生成するツール、PQLabはPDK品質を検証するツールです。

■ NanoCell/LibWiz
　スタンダードセルライブラリのキャラクタライゼーション・検証ソリューションです。NanoCellで高精度モデリングを行い、LibWizによってライブラリ検証を行うことができます。

■ 9812AC
　1/f雑音、Random Telegraph Noiseを大信号印加環境で測定する業界初の製品です。

■ FS-Pro
　DC/AC、信頼性、統計的な測定に対応した、All-in-Oneの半導体パラメトリックアナライザです。

■ その他、SoC設計ソリューション
　NavisPro: RTLによる階層設計ソリューション
　TRASTA: トランジスタレベルでのクリティカルパス解析ツール
　PathInspector: トランジスタレベルでのクリティカルパス抽出ツール
　PadInspector: チップ－パッケージ間のインタフェース検証ツール

Scientific Analog, Inc.　Booth:#2413

■ XMODEL
– Analog/Mixed Signal System を、機能モデルまたは回路レベルモデルを用いて、SystemVerilog シミュレータ上で高速・高精度シミュレーションすることを可能にします。XMODEL は、SPICE を起動することなく SystemVerilog 上でアナログ回路をシミュレーションすることができるため、SPICE・Verilog-AMS・Real-Number Verilog など、既存のツールでは困難なディジタル・アナログ混載の大規模 Mixed Signal システムの検証を容易にします。

■ GLISTER
– Cadence(R) Virtuoso(R) 環境に組み込む，XMODEL と MODELZEN 向けの GUI です。GLISTER を用いることで、コードを書くことなく回路図上で簡単にアナログ回路の SystemVerilog モデルを構成し、XMODEL シミュレーションが実行できます。

■ MODELZEN
– XMODEL プリミティブを用いて、回路ネットリストから SystemVerilog モデルに変換する、アナログ回路用自動モデル生成ツールです。

Silicon Creations, LLC　Booth:#2325

　Silicon Creations は、米国とポーランドにオフィスを構え、世界中に販売代理店を持つ、大手シリコンIP開発会社です。同社は、スマートフォン、ウェアラブル、消費者向けデバイス、プロセッサ、ネットワークデバイス、自動車、IoT、医療機器など、さまざまなアプリケーション向けに、高精度・汎用PLL、発振器、低電力・高性能SerDes、高速差動I/Oなど、世界最高水準のシリコンIPを提供しています。Silicon CreationsのIPは、業界最先端のプロセス技術で実証済みであり、豊富な量産実績があります。

Truechip Solutions Pvt. Ltd.　Booth:#2343

　検証IPのスペシャリストであるTruechipは、Truechipは、検証IPとNOCシリコンIPの最新情報をご紹介します。100種類以上の業界標準プロトコルに対応した包括的な製品ポートフォリオをご覧ください。

　同社が開発するVIPプロトコルは網羅的で、Bus、Interface、MIPI、Automotive、USB、Networking、Storage、AMBA、PCIe、Memory、Display、RISC V、防衛、Defense、Avionicsなどのプロトコルファミリで構成されており、PCIE Gen 6、UCIE、APHY、Ethernet 800G、USB 4、Display Port、CXL 3.0、TileLink、DDR5、LPDDR5、AXI 5、RI5CY、JESD204 C、AHB、CSI、DSI、CPHY、DPHY、Spacewire、ARINC などのプロトコルも含まれています。すべての検証IPには、包括的なテストスイート、モニター、スコアボードなどが含まれており、サポートとメンテナンスも含まれています。

　ブースではデモセッションを開催し、検証IPの最新トレンドとテクノロジーを詳しくご紹介します。検証IPデモでは、USB 4、PCIe、CXL、Ethernet、AMBA、Memoryなどの製品が紹介し、AI および自動車アプリケーション向けに設計されたNOCシリコンIPも紹介します。

XYALIS　Booth:#2516

　XYALIS は、MDP（Mask Data Preparation）の生産性と信頼性を向上させる最先端のソフトウェア ソリューションを提供して25年を迎えました。マルチプロジェクトウェーハ (MPW) 配置、フレーム生成、マスクセット設計、フィールドスティッチング、マスク注文書生成、チップおよびレチクルレベルのダミーフィル、レイアウト操作ツールなどのツールを備えたXYALISは、最も複雑な設計のMDPを自動化し、最適なパフォーマンスとメモリ使用量を実現します。新しいMPW設計フローは、高度な3Dパッケージングウェーハ薄化プロセスにおけるダイ破損を最小限に抑えます。

　SEMI標準のサポート、強力なスクリプト機能、および SQLデータベースへのリンクにより、既存の設計や製造フローに容易に統合できます。