DownloadWhite Paper
NEW!!
アナログレイアウトのペアデバイスのレイアウト効率化を実現するSX-Meister (DeviceGenerator)の紹介 (PDF:1.63MB)
近年のLSI製造プロセスの微細化は、LSIの集積度・性能向上に大きく貢献する反面、特性ばらつきの影響が顕著となってきています。
特に、アナログ回路においては、差動回路やカレントミラー回路等、デバイス特性の相対精度を用いた設計が行われており、デバイス特性のばらつきが回路動作に与える影響を無視することはできません。そのため、デバイス特性の相対精度が重要なデバイス群(ペアデバイス)のレイアウトにはレイアウト依存のばらつきへの配慮が求められます。
本稿は、レイアウト依存ばらつきを考慮したペアデバイスのレイアウト効率化を実現する DeviceGeneratorを 紹介します。
回路設計での品質の安定化と設計期間短縮に貢献するAsca-Advanced の機能 (PDF:604KB)
統合回路設計環境Asca-Advanced は、回路設計を効率よく行う回路図の作成、回路パラメータの調整、シミュレーション結果の解析という設計の主作業を支援する機能に加え、多様な条件での特性の検証、および、その結果を報告書としてまとめるなど設計業務全体を支援します。本紙では、回路検証の自動化と、検証結果のドキュメント作成の自動化について紹介します。
NanoSpice™、NanoSpice-Giga™ and NanoSpice-Pro™ Controlling Waveform File Size (PDF:161KB)
統合回路設計環境Asca-Advanced は、回路設計を効率よく行う回路図の作成、回路パラメータ回路シミュレーションの出力である波形ファイルは、回路の大規模化に伴い増大化しています。増大化した波形ファイルは、ディスクスペースを圧縮し、波形ファイルをビューワで開く際に読み込みに時間がかかるなど、課題が生じてきています。そのため波形ファイルを小さくする方法としては、ファイル形式の選択、保存する波形の吟味などの方法が従来採られてきました。
SX-Meister(PowerVolt)を使用したエレクトロマイグレーション(EM)検証に関する課題の解決策 (PDF:1.41MB)
半導体（以降LSI）の微細化・高集積化が進む中、LSI上には多層化を利用した膨大な配線経路が形成され、高電流密度な条件で使用されており、更なる高い信頼性を維持していくことが必要になります。LSIにおけるEM検証手法の一つとしてレイアウト設計完了後のポストレイアウトシミュレーションによる手法がありますが、本手法は膨大な検証時間を有します。本稿は、SX-Meister（PowerVolt）による高速な簡易EM手法を解説します。