α-SX V4.4.0 リリースのお知らせ

お客様各位

2015年1月5日
株式会社ジーダット

α-SX V4.4.0 リリースのお知らせ

この度、半導体集積回路およびフラットパネルディスプレイ向け統合設計環境：α-SXの最新バージョンV4.4.0をリリースしましたので下記の通りご案内いたします。

α-SX V4.4.0の主な特長は以下の通りです。

■ 概要

• OA設計環境における各ツールの機能向上
• 回路設計における対話機能、汎用シミュレータ互換機能の拡張
• レイアウト設計における対話機能、検証機能の拡張
• 微細加工パターン設計における各ツールの機能拡張、抽出精度、処理速度の向上

■ 主なエンハンスメント項目

全体

• 動作プラットフォーム Windows8.1/64ビットの追加
• ライセンスモジュール (FlexNet Publisher) をFlexNet2014 SP4にバージョンアップ
• 「テクノロジの編集」のライブラリ移動の機能追加

OpenAccess入出力

• 「デザインルールの同期」の機能追加
• 「デザインルールのアタッチ設定」のダイアログ改良

カスタムIC設計環境
・回路設計
　　セル階層タブのツリー表示高速化 (Asca)
　　インスタンス配置ダイアログの改良 (Asca)
　　CDF編集セル選択ダイアログの機能追加 (Asca)
　　Red Hat Enterprise Linux 6 のサポート (Asca-Navi)
　　HiSIM_HV 2.1.0 サポート (Cforce)
　　HSPICE、Spectre互換機能追加 (Cforce)
　　フローティングノードチェック機能追加 (Cforce)
　　マルチスレッド処理性能向上 (Cforce)
　　波形表示、別名表示、波形コピー、カーソル表示機能の拡張 (SpiceChart)
　　波形比較のレポート出力機能の改良、異なるX軸での比較機能の追加 (SpiceChart)
・レイアウト設計
　　頂点選択の要素を全体選択に変更する機能の追加 (Ismo)
　　配線入力のポップアップメニューに表示しないビア名を指定する機能の追加 (Ismo)
　　STREAM/OASIS ファイルからのレイヤ、データタイプ取得時の制御追加 (データ入出力)
　　ショートアイソレーションの機能追加 (Vela-iDRC)
　　LEFテクノロジからDRCルールへの変換機能の追加 (Vela-iDRC)
　　最小エッジ対応高精度演算モードの追加 (Vela-iDRC)
　　各種Selectコマンドの追加 (HayatoDRC)
　　配線エンジンのライセンスモジュールの変更 (Rexsir)
　　ビア接続部分でラインの突き出しを延長する機能の追加 (Rexsir)
　　Cluster制約のメンバの配置制御機能の追加 (Amper)

微細加工パターン設計環境

　寸法編集、角度寸法の機能追加 (FineArts, FineSketch)
　X軸の表示倍率の機能追加 (FineSketch)
　ジグザグ束線接続の改良 (FineArts)
　切断線の端子名変更機能の追加 (FineAcres)
　DXF エクスポートの機能追加 (データ入出力)
　ネットトレースを高速化する機能の追加 (FineQap)
　3Dデータ圧縮、保存機能のサポート (FineQap)
　3DViewの単独実行、ウィンドウ情報表示機能のサポート (FineQap)
　境界条件にARRAYモードを追加、近接オーバーラップ導体間パラメータの拡張 (FineQap)
　メッシュサイズの自動拡張機能 (FineQap)
　面積計算、ウィンドウ図形の作成（タッチパネル)コマンドの追加 (FineQap)
　出力ファイルのヘッダ情報の追加、抽出結果のダイアログ表示のサポート (FineQap)

ユーザプログラミング関連

図形なしレイヤを削除する機能の追加 (ParaO)

---

技術的なお問い合わせ窓口 　

　E-mail ： こちらをクリック

　ホットライン専用 (直通)：03-5847-0318

営業的なお問い合わせ窓口 　

　東京営業：03-5847-0313
　大阪営業：06-6150-0930

以上