株式会社ジーダット 半導体のアナログ回路設計に
実用的なセル設計手法を提案

報道機関各位

2018年6月1日
株式会社ジーダット

株式会社ジーダット 半導体のアナログ回路設計に
実用的なセル設計手法を提案

　株式会社ジーダット（本社：東京都中央区、社長：河内一往、以下「ジーダット」）は、6月末にリリースする最新のSX-Meister/ Asca-Advanced回路設計環境上で、アナログ回路を要素単位にセル化して実設計と同等な設計スタイルで、設計生産性を飛躍的に改善し、資産化を可能とする画期的な設計手法を提案します。
　半導体のアナログ設計においては、熟練した設計者の経験が必要であり、デジタル設計のように簡単にセル化し自動化することができず、シミュレーションによるトランジスタレベルの設計手法が一般的であるため、本質的な設計生産性の改善は困難でした。また、従来よりアナログ最適化ツール等も提供されておりましたが、様々な制約条件により一部の回路設計分野でしか利用されておりませんでした。
今回リリースするSX-Meister/ Asca-Advanced回路設計環境では、アナログ設計に使用するセル作成環境、セルを使った回路設計、セルライブラリの管理を行います。これは、アナログ回路設計をセルベースで実現する設計手法です。汎用的に利用されている要素単位の回路をAnaCellと呼び、回路を定量的に、かつ効率的に組み上げていきます。
　今回ご提供するセル（AnaCell）は、数トランジスタ単位からなる回路基本要素で、プロセスに依存しない形式になっています。SX-Meister/ Asca-Advanced回路設計環境において、各セルに対しプロセスと動作条件を指定することで、物理特性とロバスト性が一目で網羅的にわかるように設計空間が視覚化されます。設計者はそれを見ながら、性能、レイアウト面積や、特性の安定性等を、仕様に合わせて簡単に得ることが可能となります。すなわち、回路をAnaCellの組み合わせで作成すれば、短期間にかつ高品質な設計が可能となります。しかも最終回路の特性の追い込みのために、トランジスタ特性を考慮しながら調整をするため、従来と変わらない設計品質を得ることが可能です。

　この手法の利点は、下記の３点があります。
　　1. 生産性の向上
　　2. 特性の定量化による品質確保
　　3. 設計手法の標準化と資産化

　1は、通常の設計でシミュレーションを行いながらパラメータ調整を行うのに比較し、AnaCellを使った手法で、約20倍以上の効率化が得られます。この調整は、回路設計全体での繰り返しループでAnaCell単位に必要となります。このため、AnaCell単位での調整の効率化により、回路全体の設計工数を大幅に削減することにつながります。

　2は、熟練した設計者は、回路単位に設計の「肝」が直感的にわかるので、性能やマージンのバランスを考慮した解に早く到達します。逆に、なぜそのポイントを選んだかという定量性は他者には見えづらくなります。今回ご提案する設計手法ではAnaCellを構成するすべてのトランジスタが、網羅的な設計空間から選択されるため、どのように設計したかが明確になり、結果として品質も確保されます。

　3は、すべてのAnaCellが同じ手順で設計されることで可能となります。すべてのAnaCellが同じ手順で設計されるので、設計方法が標準化され、資産化が容易になります。派生回路を設計する場合、あるいは新規回路を設計する際の参考になります。これにより、個々のアナログ回路の設計スキルを多くの設計者と共有・継承することが可能となります。

　このように、アナログ設計手法にセルという要素を加えることで、従来の回路設計手法を工数・品質・管理の観点で改善されることが期待できます。

　このAnaCellを使った設計環境を、SX-Meister/Asca-Advanced環境に構築し、2018年6月末にユーザリリースを行います。

　また、この内容を6月25日に米国サンフランシスコ第55回Design Automation Conference のDesigner Track THE APIS FOR DESIGN IMPLEMENTATIONで発表予定です。
　なお、昨年まで連続して下記の3件がDesign Automation Conference のDesigner Trackで採択されており、日本の企業では唯一、4年間連続の採択となりました。
　今後とも、ジーダットはLSI設計の改善に向けて研究・開発を継続し世界に発信していきます。

　19-Jun-17
　　　Resistance Driven Routing Methodology of Power Supply Network for Low Power and Multiple Voltage Design
　6-Jun-16
　　　PLL design using automatic analog migration tool
　4-Jun-15
　　　Circuit Design Method for MOS Analog-Design Reuse

■ 株式会社ジーダット（Jedat Inc.）概要

所在地：東京都中央区湊1-1-12 HSB鐵砲洲
設　立：2004年2月2日
資本金：760,007,110円
代表者：代表取締役社長　河内一往
事業内容：半導体・FPD向けのCADソフトウェア（EDA）の研究、開発、販売およびコンサルテーション
URL：https://www.jedat.co.jp

■ 本件に関するお問い合わせ先

株式会社ジーダット 営業本部 営業企画部　小野 信任
TEL：03-6262-8401

E-mail ： こちらをクリック

以上