版图验证

减少版图设计初期阶段的错误，提高设计品质
预先防止设计约束违反，减少返工，大幅缩短设计周期

• 从版图设计初期阶段便可进行DRC、LVS、LPE不能完全验证的针对Instance、Net的各种约束的验证。
• 基于电路图的简单约束设定
• 利用GUI可方便生成和编辑约束规则
• 显示分析错误所需信息
• 显示颜色导图

从Ismo-Advanced上执行Calibre并通过RVE进行调试

・在SX-Meister的定制自动设计流程中，无缝集成Calibre进行验证，从而缩短验证时间。

・在设计中直接启动Calibre进行版图验证。

・可直接进行验证结果的显示和调试